DDRSDRAM中文資料三星數(shù)據(jù)手冊(cè)PDF規(guī)格書(shū)
DDRSDRAM規(guī)格書(shū)詳情
Key Features
Features
? Double-data-rate architecture; two data transfers per clock cycle
? Bidirectional data strobe(DQS)
? Four banks operation
? Differential clock inputs(CK and CK)
? DLL aligns DQ and DQS transition with CK transition
? MRS cycle with address key programs
-. Read latency 2, 2.5 (clock)
-. Burst length (2, 4, 8)
-. Burst type (sequential & interleave)
? All inputs except data & DM are sampled at the positive going edge of the system clock(CK)
? Data I/O transactions on both edges of data strobe
? Edge aligned data output, center aligned data input
? LDM,UDM/DM for write masking only
? Auto & Self refresh
? 15.6us refresh interval
? Maximum burst refresh cycle : 8
? 66pin TSOP II package
產(chǎn)品屬性
- 型號(hào)：
DDRSDRAM
- 制造商：
SAMSUNG
- 制造商全稱：
Samsung semiconductor
- 功能描述：
DDR SDRAM Specification Version 0.61
| 供應(yīng)商 | 型號(hào) | 品牌 | 批號(hào) | 封裝 | 庫(kù)存 | 備注 | 價(jià)格 |
|---|---|---|---|---|---|---|---|
LTK |
23+ |
原廠封裝 |
90000 |
一定原裝深圳現(xiàn)貨 |
詢價(jià) | ||
Herotek |
24+ |
模塊 |
400 |
詢價(jià) | |||
C&K |
24+ |
65200 |
詢價(jià) | ||||
SAM |
24+ |
16 |
詢價(jià) | ||||
TE/泰科 |
2452+ |
/ |
330135 |
一級(jí)代理,原裝正品現(xiàn)貨 |
詢價(jià) | ||
DOMINANT |
24+ |
1210 |
68900 |
一站配齊 原盒原包現(xiàn)貨 朱S Q2355605126 |
詢價(jià) | ||
C&KCOMPONENT |
23+ |
65480 |
詢價(jià) | ||||
NEC |
2023+ |
SS0P30 |
3785 |
全新原廠原裝產(chǎn)品、公司現(xiàn)貨銷售 |
詢價(jià) | ||
HUAYINC |
24+ |
SMD |
598000 |
原裝現(xiàn)貨假一賠十 |
詢價(jià) | ||
ADAM-TECH |
23+ |
原廠原包 |
19960 |
只做進(jìn)口原裝 終端工廠免費(fèi)送樣 |
詢價(jià) |
